10、元件属性:
Lib Ref:元件库中的型号,不允件修改
Footprint:元件的封装形式
Designator:元件序号如U1
Part type:元件型号(如芯片名AT89C52 或电阻阻值10K等等)(在原理图中是这样,在
PCB中此项换为Comment)
11、生成元件列表(即元器件清单)Reports|Bill of Material
12、原理图电气法则测试(Electrical Rules Check)即ERC是利用
PCB设计软件对用户设计好的电路进行测试,以便能够检查出人为的错误或疏忽。
原理图绘制窗中Tools工具|ERC…电气规则检查
ERC对话框各选项定义:
Multiple net names on net:检测“同一网络命名多个网络名称”的错误
Unconnected net labels:“未实际连接的网络标号”的警告性检查
Unconnected power objects:“未实际连接的电源图件”的警告性检查
Duplicate sheet mnmbets:检测“电路图编号重号”
Duplicate component designator:“元件编号重号”
bus label format errors:“总线标号格式错误”
Floating input pins:“输入引脚浮接”
Suppress warnings:“检测项将忽略所有的警告性检测项,不会显示具有警告性错误的测试报告”
Create report file:“执行完测试后程序是否自动将测试结果存在报告文件中”
Add error markers:是否会自动在错误位置放置错误符号
Descend into sheet parts:将测试结果分解到每个原理图中,针对层次原理图而言
Sheets to Netlist:选择所要进行测试的原理图文件的范围
Net Identifier Scope:选择网络识别器的范围
13、系统原带库Miscellanous Devices.ddb中的DIODE(二级管)封装应该改,也就把管脚说明1(A) 2(K)改为A(A) K(K)这样画
PCB导入网络表才不会有错误:Note Not Found
(1)输入输出端用的导线应尽量避免相邻平行。最好加线间地线,以免发生反馈藕合。
(2)印制摄导线的最小宽度主要由导线与绝缘基扳间的粘附强度和流过它们的电流值决定。当铜箔厚度为0.05mm、宽度为1~15mm时.通过2A的电流,温度不会高于3℃,因此导线宽度为1.5mm(60mil)可满足要求。对于集成电路,尤其是数字电路,通常选0.02~0.3mm(0.8~12mil)导线宽度。当然,只要允许,还是尽可能用宽线.尤其是电源线和地线。导线的最小间距主要由最坏情况下的线间绝缘电阻和击穿电压决定。对于集成电路,尤其是数字电路,只要工艺允许,可使间距小至5~8mm。
(3)印制导线拐弯处一般取圆弧形,而直角或夹角在高频电路中会影响电气性能。此外,尽量避免使用大面积铜箔,否则.长时间受热时,易发生铜箔膨胀和脱落现象。必须用大面积铜箔时,最好用栅格状.这样有利于排除铜箔与基板间粘合剂受热产生的挥发性气体。
(4)焊盘:焊盘中心孔要比器件引线直径稍大一些。焊盘太大易形成虚焊。焊盘外径D一般不小于(d+1.2)mm,其中d为引线孔径。对高密度的数字电路,焊盘最小直径可取(d+1.0)mm。
15、工作层面类型说明
⑴、信号层(Signal Layers),有16个信号层,TopLayer BottomLayer MidLayer1-14。
⑵、内部电源/接地层(Internal Planes),有4个电源/接地层Planel1-4。
⑶、机械层(Mechanical Layers),有四个机械层。
⑷、钻孔位置层(Drill Layers),主要用于绘制钻孔图及钻孔的位置,共包括Drill Guide 和Drill drawing两层。
⑸、助焊层(Solder Mask),有TopSolderMask和BottomSolderMask两层,手工上锡。
⑹、锡膏防护层(Paste Mask)有TopPaste和BottomPaster两层。
⑺、丝印层(Silkscreen),有TopOverLayer和BottomOverLayer两层,主要用于绘制元件的外形轮廓。
⑻、其它工作层面(Other):
KeepOutLayer:禁止布线层,用于绘制印制板外边界及定位孔等镂空部分。
MultiLayer:多层
Connect:连接层
DRCError:DRC错误层
VisibleGrid:可视栅格层
Pad Holes:焊盘层。
Via Holes:过孔层。
⑴Design|Rules……
⑵Auto Route|Setup……
Lock All Pro-Route:锁定所有自动布线前手工预布的连线。