北京万龙精益科技有限公司
Beijing Wanlong Essential Technology Co., Ltd
首页
产业服务
研发设计
智能制造
配套服务
硬创服务
产业服务
核心能力
设计开发
整合制造
质量管控
供应链管控
核心能力
技术资讯
企业资讯
行业资讯
技术干货
智造经验
技术资讯
关于万龙
企业介绍
企业文化
发展历程
资质荣誉
关于万龙
联系万龙
联系方式
在线留言
诚聘英才
联系万龙
中文
中文
English
技术资讯
news information
技术干货
您当前所在的位置:
首页
>
技术干货
PCB设计技巧:PCB布线技巧问答(一)
发布时间:2018-08-20
浏览量:526
1、如何处理实际布线中的一些理论冲突的问题 ——问:在实际布线中,很多理论是相互冲突的;例如: 1.处理多个模/数地的接法:理论上是应该相互隔离的,但在实际的小型化、高密度布线中,由于空间的局限或者绝对的隔离会导致小信号模拟地走线过长,很难实现理论的接法。我的做法是:将模/数功能模块的地分割成一个完整的孤岛,该功能模块的模/数地都连接在这一个孤岛上。再通过沟道让孤岛和“大”地连接。不知这种做法是否正确?2.理论上晶振与CPU的连线应该尽量短,由于结构布局的原因,晶振与CPU的连线比较长、比较细,因此受到了干扰,工作不稳定,这时如何从布线解决这个问题?诸如此类的问题还有很多,尤其是高速PCB布线中考虑EMC、EMI问题,有很多冲突,很是头痛,请问如何解决这些冲突?
答:1. 基本上, 将模/数地分割隔离是对的。 要注意的是信号走线尽量不要跨过有分割的 地方(moat), 还有不要让电源和信号的回流电流路径(returning current path)变太大。
2. 晶振是模拟的正反馈振荡电路, 要有稳定的振荡信号, 必须满足loop gain与phase的规范, 而这模拟信号的振荡规范很容易受到干扰, 即使加ground guard traces可能也无法完全隔离干扰。 而且离的太远, 地平面上的噪声也会影响正反馈振荡电路。 所以, 一定要将晶振和芯片的距离进可能靠近。
3. 确实高速布线与EMI的要求有很多冲突。但基本原则是因EMI所加的电阻电容或ferrite bead, 不能造成信号的一些电气特性不符合规范。 所以, 最好先用安排走线和PCB叠层的技巧来解决或减少EMI的问题, 如高速信号走内层。 最后才用电阻电容或ferrite bead的方式, 以降低对信号的伤害。
2、在高速设计中,如何解决信号的完整性问题?差分布线方式是如何实现的?对于只有一个输出端的时钟信号线,如何实现差分布线?
答:信号完整性基本上是阻抗匹配的问题。而影响阻抗匹配的因素有信号源的架构和输出阻抗(output impedance),走线的特性阻抗,负载端的特性,走线的拓朴(topology)架构等。解决的方式是靠端接(termination)与调整走线的拓朴。差分对的布线有两点要注意,一是两条线的长度要尽量一样长,另一是两线的间距(此间距由差分阻抗决定)要一直保持不变,也就是要保持平行。平行的方式有两种,一为两条线走在同一走线层(side-by-side),一为两条线走在上下相邻两层(over-under)。一般以前者side-by-side 实现的方式较多。 要用差分布线一定是信号源和接收端也都是差分信号才有意义。所以对只有一个输出端的时钟信号是无法使用差分布线的。
3、关于高速差分信号布线 ——问:在pcb上靠近平行走高速差分信号线对的时候,在阻抗匹配的情况下,由于两线的相互耦合,会带来很多好处。但是有观点认为这样会增大信号的衰减,影响传输距离。是不是这样,为什么?我在一些大公司的评估板上看到高速布线有的尽量靠近且平行,而有的却有意的使两线距离忽远忽近,我不懂那一种效果更好。我的信号1GHz以上,阻抗为50欧姆。在用软件计算时,差分线对也是以50欧姆来计算吗?还是以100欧姆来算?接收端差分线对之间可否加一匹配电阻?
答:会使高频信号能量衰减的原因一是导体本身的电阻特性 (conductor loss), 包括集肤效应(skin effect), 另一是介电物质的dielectric loss。这两种因子在电磁理论分析传输线效应(transmission line effect)时, 可看出他们对信号衰减的影响程度。差分线的耦合是会影响各自的特性阻抗, 变的较小, 根据分压原理(voltage divider)这会使信号源送到线上的电压小一点。 至于, 因耦合而使信号衰减的理论分析我并没有看过, 所以我无法评论。 对差分对的布线方式应该要适当的靠近且平行。所谓适当的靠近是因为这间距会影响到差分阻抗(differential impedance)的值, 此值是设计差分对的重要参数。需要平行也是因为要保持差分阻抗的一致性。 若两线忽远忽近, 差分阻抗就会不一致, 就会影响信号完整性(signal integrity)及时间延迟(timing delay)。 差分阻抗的计算是 2(Z11 – Z12), 其中, Z11是走线本身的特性阻抗, Z12是两条差分线间因为耦合而产生的阻抗, 与线距有关。 所以, 要设计差分阻抗为100欧姆时, 走线本身的特性阻抗一定要稍大于50欧姆。 至于要大多少, 可用仿真软件算出来。
上一篇:
设计四层PCB电路板时,叠层一般怎么设计PCB呢?
下一篇:
PCB设计技巧:PCB设计布线技巧问答(二)
相关
推荐
IBM中国研发部门正式停运:1800人失业
近日,IBM(中国)投资有限公司及其分公司已宣布于2025年3月1日起正式停止业务活动,并停用相关办公场所。随后就有一些媒体以“IBM中国停运,1800人失业”为题进行炒作。对此···
2025-03-03
总投资30.5亿元!中微公司在四川成都建研发基地
3月3日消息,据报道,中微公司宣布拟在成都市高新区投资设立全资子公司中微半导体设备(成都)有限公司,建设研发及生产基地暨西南总部项目。据披露,中微公司将在2025年至20···
2025-03-03
人形机器人:2025年是量产元年,商业化加速落地
随着人工智能的发展和软硬件的持续优化,无论是突然爆火出圈的机器人厂商(如宇树科技),抑或是视人形机器人为第二增长曲线的车企(以特斯拉为代表),都在不遗余力地加速···
2025-02-26