本文主要介绍关于PCB设计布线和布局-PCB layout，下面就简单说几点关于pcb设计布线与布局，后续会持续更新了解更多。
1、时钟电路和高频电路是主要的干扰和辐射源，一定要单独安排、远离敏感电路
2、注意长线传输过程中的波形畸变
3、减小干扰源和敏感电路的环路面积，最好的办法是使用双绞线和屏蔽线，让信号线与接地线（或载流回路）扭绞在一起，以便使信号与接地线（或载流回路）之间的距离最近
4、增大线间的距离，使得干扰源与受感应的线路之间的互感尽可能地小，如有可能，使得干扰源的线路与受感应的线路呈直角（或接近直角）布线，这样可大大降低两线路间的耦合
5、增大线路间的距离是减小电容耦合的最好办法
6、在正式布线之前，首要的一点是将线路分类。主要的分类方法是按功率电平来进行，以每30dB功率电平分成若干组
7、不同分类的导线应分别捆扎，分开敷设。对相邻类的导线，在采取屏蔽或扭绞等措施后也可归在一起。分类敷设的线束间的最小距离是50~75mm
8、电阻布局时，放大器、上下拉和稳压整流电路的增益控制电阻、偏置电阻（上下拉）要尽可能靠近放大器、有源器件及其电源和地以减轻其去耦效应（改善瞬态响应时间）。
9、旁路电容靠近电源输入处放置，去耦电容置于电源输入处。
10、尽可能靠近每个IC
11、PCB基本特性 阻抗：由铜和横切面面积的质量决定。具体为：1盎司0.49毫欧/单位面积。
电容：C=EoErA/h，Eo：自由空间介电常数，Er：PCB基体介电常数，A：电流到达的范围，h：走线间距
电感：平均分布在布线中，约为1nH/m盎司铜线来讲，在0.25mm(10mil)厚的FR4碾压下，位于地线层上方的）0.5mm宽，20mm长的线能产生9.8毫欧的阻抗，20nH的电感及与地之间1.66pF的耦合电容。
12、PCB布线基本方针：增大走线间距以减少电容耦合的串扰；平行布设电源线和地线以使PCB电容达到最佳；将敏感高频线路布设在远离高噪声电源线的位置；加宽电源线和地线以减少电源线和地线的阻抗。
13、分割：采用物理上的分割来减少不同类型信号线之间的耦合，尤其是电源与地线。
14、局部去耦：对于局部电源和IC进行去耦，在电源输入口与PCB之间用大容量旁路电容进行低频脉动滤波并满足突发功率要求，在每个IC的电源与地之间采用去耦电容，这些去耦电容要尽可能接近引脚。
15、布线分离：将PCB同一层内相邻线路之间的串扰和噪声耦合最小化。采用3W规范处理关键信号通路。
16、保护与分流线路：对关键信号采用两面地线保护的措施，并保证保护线路两端都要接地。
京公网安备11011302007318号
